[lang_hl=es,Español]Especificaciones[/lang_hl] [lang_hl=en,English]Specifications[/lang_hl]
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
ASUSTeK Computer INC. P5B-Deluxe
[lang_hl=es,Español]Revisión[/lang_hl] [lang_hl=en,English]Revision[/lang_hl]
Rev 1.xx
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T [LGA 775]
[lang_hl=es,Español]Tipo memoria[/lang_hl] [lang_hl=en,English]Memory Type[/lang_hl]
Unknown
[lang_hl=es,Español]F. forma mem[/lang_hl] [lang_hl=en,English]Mem f. factor[/lang_hl]
Unknown
[lang_hl=es,Español]Procesadores probados en la[/lang_hl] [lang_hl=en,English]CPUs tested in the[/lang_hl] P5B-Deluxe
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Celeron(R) CPU 2.53GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.53 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16+16 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
256 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
9/2004
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Celeron(R) CPU 2.66GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott-256
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.667 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
256 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
6/2005
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Celeron(R) CPU 2.80GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.8 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16+16 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
256 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
6/2004
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Celeron(R) CPU 2.93GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.93 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16+16 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
256 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
9/2004
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Celeron(R) CPU 3.06GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
3.06 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16+16 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
256 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
10/2004
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Celeron(R) CPU 3.20GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott-256
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
3.2 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
256 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
6/2005
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Celeron(R) D CPU 3.06GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Cedar Mill-512
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
3.06 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16+16 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
512 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
9/2006
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Celeron(R) D CPU 3.20GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Cedar Mill
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
3.2 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
8+8 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
512 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
5/2006
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) 4 CPU 2.80GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.8 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
8+8 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
1024 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
/2004
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) 4 CPU 2.80GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.8 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
8+8 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
1024 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
/2004
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) 4 CPU 2.93GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.933 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
8+8 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
1024 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
/2004
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) 4 CPU 3.00GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
3 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
8+8 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
1024 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
/2004
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) 4 CPU 3.00GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
3 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16+8 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
2048 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
/2005
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) 4 CPU 3.06GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Prescott
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
3.06 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16+16 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
1024 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
1/2005
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) D CPU 2.80GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Smithfield
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.8 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16+8 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
2048 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
5/2005
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) D CPU 2.80GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Presler
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
NetBurst
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.8 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
16+8 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
4096 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
7/2006
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Genuine Intel(R) CPU 2160 @ 1.80GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Allendale
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
1.8 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
2x32+2x32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
1024 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
6/2007
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Celeron(R) CPU 420 @ 1.60GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Conroe-L
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
1.6 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
1/1
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
32+32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
512 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
6/2007
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Core(TM)2 CPU 4300 @ 1.80GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Allendale
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
1.8 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
32+32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
2048 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
7/2006
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Core(TM)2 CPU 6600 @ 2.40GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Conroe
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.4 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
32+32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
4096 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
7/2006
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Core(TM)2 Duo CPU E4400 @ 2.00GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Allendale
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
2x32+2x32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
2048 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
7/2007
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Core(TM)2 Duo CPU E4500 @ 2.20GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Allendale
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.2 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
2x32+2x32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
2048 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
7/2007
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Core(TM)2 Duo CPU E6550 @ 2.33GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Conroe
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.333 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
2x32+2x32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
4096 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
7/2007
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Core(TM)2 Duo CPU E7200 @ 2.53GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Wolfdale
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.533 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
32+32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
3072 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
4/2008
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) Dual CPU E2180 @ 2.00GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Allendale
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
2x32+2x32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
1024 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
8/2007
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Intel(R) Pentium(R) Dual CPU E2200 @ 2.20GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Allendale
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.2 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
2x32+2x32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
1024 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
12/2007
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Pentium(R) Dual-Core CPU E5200 @ 2.50GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Wolfdale
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.5 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
32+32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
2048 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
8/2008
[lang_hl=es,Español]Nombre oficial[/lang_hl] [lang_hl=en,English]Official Name[/lang_hl]
Pentium(R) Dual-Core CPU E5400 @ 2.70GHz
[lang_hl=es,Español]Núcleo[/lang_hl] [lang_hl=en,English]Core[/lang_hl]
Wolfdale
[lang_hl=es,Español]Arquitectura[/lang_hl] [lang_hl=en,English]Architecture[/lang_hl]
Core
[lang_hl=es,Español]Frecuencia base[/lang_hl] [lang_hl=en,English]Base Frequency[/lang_hl]
2.7 GHz
[lang_hl=es,Español]Zócalo[/lang_hl] [lang_hl=en,English]Socket[/lang_hl]
T - [LGA 775]
[lang_hl=es,Español]Núcleos[/lang_hl] [lang_hl=en,English]Cores[/lang_hl]/[lang_hl=es,Español]Hilos[/lang_hl] [lang_hl=en,English]Threads[/lang_hl]
2/2
[lang_hl=es,Español]Caché de nivel 1 (d+i)[/lang_hl] [lang_hl=en,English]L1 Cache (d+i)[/lang_hl]
32+32 kB
[lang_hl=es,Español]Caché de nivel 2[/lang_hl] [lang_hl=en,English]L2 Cache[/lang_hl]
2048 kB
[lang_hl=es,Español]Caché de nivel 3[/lang_hl] [lang_hl=en,English]L3 Cache[/lang_hl]
0 kB
[lang_hl=es,Español]Fecha de lanzamiento[/lang_hl] [lang_hl=en,English]Release date[/lang_hl]
1/2009